Altera/FPGA

상위 문서: Altera

1. 개요2. 용어 설명3. 개발 환경

3.1. Quartus Prime3.2. Questa Altera FPGA Edition

4. Max 시리즈

4.1. Max V CPLD (180 nm)

4.1.1. 아키텍처4.1.2. 제품별 사양

4.2. Max 10 FPGA (55 nm)

4.2.1. 아키텍처4.2.2. 제품별 사양

5. 60 nm 기반 Cyclone 시리즈

5.1. Cyclone IV

5.1.1. 아키텍처5.1.2. 제품별 사양

5.2. Cyclone 10 LP (60 nm)

5.2.1. 제품 목록

6. 28 nm 기반 V 시리즈

6.1. 아키텍처6.2. Cyclone V6.3. Arria V6.4. Arria V GZ

7. 20 nm 기반 10 시리즈

7.1. 아키텍처7.2. Cyclone 10 GX7.3. Arria 10

8. 14 nm 기반 Stratix 10 시리즈

8.1. 아키텍처8.2. Stratix 10 GX8.3. Stratix 10 SX8.4. Stratix 10 TX8.5. Stratix 10 DX8.6. Stratix 10 AX

9. 10 nm SuperFin/Intel 7 기반 Agilex

9.1. 아키텍처9.2. Agilex 3

9.2.1. B-시리즈 (출시 예정)9.2.2. C-시리즈 (Intel 7)

9.3. Agilex 5

9.3.1. D-시리즈 (Intel 7)9.3.2. E-시리즈 (Intel 7)

9.4. Agilex 7

9.4.1. F-시리즈 (Intel 10 nm SuperFin)9.4.2. I-시리즈 (Intel 10 nm SuperFin)9.4.3. M-시리즈 (Intel 7)

9.5. Agilex 9

9.5.1. Direct RF-시리즈 (Intel 10 nm SuperFin)

10. 개발 보드

10.1. 레퍼런스 보드10.2. 교육용/입문용 보드10.3. 상업용/연구용 보드

1. 개요

Altera의 FPGA 제품에 대해 다루는 문서이다.

2. 용어 설명

LE(Logic Element)
구형 아키텍처의 로직 셀 또는 FPGA의 (환산) 논리 용량을 나타내는 단위.

ALM(Adaptive Logic Module)
신형 디바이스에서 사용하는 가변 LUT 구조. Stratix II 및 후속 제품, Arria 시리즈, Cyclone V 및 10 GX, Agilex 제품군에 적용되었다.

LAB(Logic Array Block)
LE 또는 ALM을 묶은 클러스터이다.

M9K/M10K/M20K
내장 메모리 블록이다. 뒤의 9K/10K/20K는 블록 1개당 용량을 의미한다.

HyperFlex 아키텍처
Stratix 10부터 도입된 아키텍처로, FPGA 연결배선에 다량의 파이프라이닝용 레지스터를 배치한 구조이다.

HPS(Hard Processor System)
SoC 칩의 내장 프로세서 시스템. Hard는 고정 회로로 구현되었음을 의미한다.

동작 온도 범위

3. 개발 환경

3.1. Quartus Prime

자세한 내용은 Quartus 문서

#!if (문단 == null) == (앵커 == null)
를

#!if 문단 != null & 앵커 == null
의 [[Quartus#s-|]]번 문단을

#!if 문단 == null & 앵커 != null
의 [[Quartus#|]] 부분을

참고하십시오.
Quartus Prime은 3가지 에디션으로 제공되는데, 20nm 이하 신형 디바이스를 지원하는 Pro 에디션, Pro 에디션이 지원하지 않는 나머지 디바이스 전체 및 Arria 10을 지원하는 Standard 에디션, 일부 구형 디바이스를 지원하는 Lite 에디션으로 분류된다.

모델	Lite Edition	Standard Edition	Pro Edition
MAX 시리즈
MAX II	전체 모델	전체 모델	-
MAX V	전체 모델	전체 모델	-
MAX 10	전체 모델	전체 모델	-
Cyclone 시리즈
Cyclone IV	전체 모델	전체 모델	-
Cyclone V	전체 모델	전체 모델	-
Cyclone 10 LP	전체 모델	전체 모델	-
Cyclone 10 GX	-	-	전체 모델[무료]
Arria 시리즈
Arria II	EP2AGX45	전체 모델	-
Arria V	-	전체 모델	-
Arria 10	-	전체 모델	전체 모델
Stratix 시리즈
Stratix 10	-	-	전체 모델
Stratix 시리즈
Agilex 3	-	-	전체 모델[무료]
Agilex 5	-	-	전체 모델[E-시리즈]
Agilex 7	-	-	전체 모델
Agilex 9	-	-	전체 모델

[무료] 무료로 지원[무료] [E-시리즈] E 시리즈 한정 무료로 지원

3.2. Questa Altera FPGA Edition

자세한 내용은 Questa 문서

#!if (문단 == null) == (앵커 == null)
를

#!if 문단 != null & 앵커 == null
의 [[Questa#s-|]]번 문단을

#!if 문단 == null & 앵커 != null
의 [[Questa#|]] 부분을

참고하십시오.
Quartus Prime Pro 에디션 21.3 버전부터 기본으로 제공되는 시뮬레이션 및 검증 툴이다. 지멘스 EDA의 상용 시뮬레이터인 Questa Sim을 OEM 형태로 제공하는 버전이다. 기존에 제공되던 ModelSim은 스타터 에디션(구형)을 제외하고는 지원이 중단되었다.

4. Max 시리즈

플래시 메모리를 내장한 FPGA/CPLD 라인업이다.

||<table align=center><tablebordercolor=#0071c5> 사양 ||<rowbgcolor=#0071c5><rowcolor=white> Max V || Max 10 ||

<colbgcolor=#003f6b><colcolor=white> LE	40-2,210	2K-50K
내장 메모리	-	-
내장 플래시	-	-

4.1. Max V CPLD (180 nm)

4.1.1. 아키텍처

디바이스

4.1.2. 제품별 사양

세부 구매 옵션은 Altera 홈페이지를 참조

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<-2> LAB ||<|2> 플래시 메모리
(bits) ||<|2> 클럭 ||<|2> 발진기 ||<-3> Speed Grade ||

<rowcolor=white> LE	레지스터	상용(C)	확장(I)	차량용(A)
<colbgcolor=#003f6b><colcolor=white>5M40Z	40	40	8,192	4	1
5M80Z	80	80	8,192	4	1	-4, -5	-5
5M160Z	160	160	8,192	4	1	-4, -5	-5
5M240Z	240	240	8,192	4	1	-4, -5	-5	-5
5M570Z	570	570	8,192	4	1	-4, -5	-5	-5
5M1270Z	1,270	1,270	8,192	4	1	-4, -5	-5	-5
5M2210Z	2,210	2,210	8,192	4	1	-4, -5	-5

I/O 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<|2> 최대 I/O 수 ||<-4> I/O 사양 ||

<rowcolor=white> BGA 패키지	I/O 핀 수	QFP 패키지	I/O 핀 수
<colbgcolor=#003f6b><colcolor=white>5M40Z	54	M64	30	E64	54
5M80Z	79	M64	30	E64	54
5M80Z	79	M68	52	T100	79
5M160Z	79	M68	52	E64	54
5M160Z	79	M100	79	T100	79
5M240Z	114	M68	52	T100	79
5M240Z	114	M100	79	T144	114
5M570Z	159	M100	74	T100	74
5M570Z	159	F256	159	T144	114
5M1270Z	271	F256	211	T144	114
5M1270Z	271	F324	271
5M2210Z	271	F256	203
5M2210Z	271	F324	271

4.2. Max 10 FPGA (55 nm)

4.2.1. 아키텍처

디바이스

M9K 메모리 블럭이 추가됨

18x18 곱셈 유닛이 추가됨

ADC 및 PLL이 추가됨

16개로 증가

48개

M9K 메모리

곱셈 유닛

UFM(사용자 플래시 메모리)

16-64 Kb로 증가

4.2.2. 제품별 사양

세부 구매 옵션은 Altera 홈페이지를 참조

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<-2> LAB ||<|2> M9K 메모리
(Kb) ||<|2> 플래시 메모리
(Kb) ||<|2> 18×18
곱셈기 ||<|2> PLL ||<-2> 세부 옵션 ||

<rowcolor=white> LE	레지스터	기능	속도
<colbgcolor=#003f6b><colcolor=white>10M02	2,304	2,304	108	96	16	2	DC, SC	I7, C8, A7
10M04	4,032	4,032	189	1,248	20	2	DA, DC, SA, SC	I7, C7, C8, A7
10M08	8,064	8,064	378	1,376	24	2	DA, DC, SA, SC, SL	I7, C7, C8, A7
10M16	15,840	15,840	549	2,368	45	4	DA, DC, SA, SC, SL	I6, I7, C7, C8, A7
10M25	24,960	24,960	675	3,200	55	4	DA, DC, SC	I6, I7, C7, C8, A7
10M40	40,368	40,368	1,260	5,888	125	4	DA, DC, SA, SC	I6, I7, C7, C8, A7
10M50	49,760	49,760	1,638	5,888	144	4	DA, DC, SA, SC	I6, I7, C7, C8, A7

I/O 사양

5. 60 nm 기반 Cyclone 시리즈

5.1. Cyclone IV

Cyclone III 시리즈의 리프레시 버전이다. 동일 생산 라인에서 65 nm → 60 nm으로 공정을 소폭 개선하였다.

5.1.1. 아키텍처

디바이스

M9K 메모리

곱셈 유닛

5.1.2. 제품별 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<-2> LAB ||<|2> M9K 메모리
(Kb) ||<|2> 18×18
곱셈기 ||<|2> PLL ||<-2> 세부 옵션 ||

<rowcolor=white> LE	레지스터	기능	속도
Cyclone IV E FPGA 제품군
<colbgcolor=#003f6b><colcolor=white>EP4CE6	6,272	6,272	270	15	2	-	C6, C7, C8, C8L, C9L, I7, I8L, A7
EP4CE10	10,320	10,320	414	23	2	-	C6, C7, C8, C8L, C9L, I7, I8L, A7
EP4CE15	15,408	15,408	504	56	4	-	C6, C7, C8, C8L, C9L, I7, I8L, A7
EP4CE22	22,320	22,320	594	66	4	-	C6, C7, C8, C8L, C9L, I7, I8L, A7
EP4CE30	28,848	28,848	594	66	4	-	C6, C7, C8, C8L, C9L, I7, I8L, A7
EP4CE40	39,600	39,600	1,134	116	4	-	C6, C7, C8, C8L, C9L, I7, I8L, A7
EP4CE55	55,856	55,856	2,340	154	4	-	C6, C7, C8, C8L, C9L, I7, I8L
EP4CE75	75,408	75,408	2,745	200	4	-	C6, C7, C8, C8L, C9L, I7, I8L
EP4CE115	114,480	114,480	3,888	266	4	-	C7, C8, C8L, C9L, I7, I8L
Cyclone IV GX FPGA 제품군
EP4CGX15	14,400	14,400	540	0	1+2	B	C6, C7, C8, I7
EP4CGX22	21,280	21,280	756	40	2+2	B, C	C6, C7, C8, I7
EP4CGX30	29,440	29,440	1,080	80	4+2	B, C	C6, C7, C8, I7
EP4CGX50	49,888	49,888	2,502	140	4+4	C, D	C6, C7, C8, I7
EP4CGX75	73,920	73,920	4,158	198	4+4	C, D	C6, C7, C8, I7
EP4CGX110	109,424	109,424	5,490	280	4+4	C, D	C7, C8, I7
EP4CGX150	149,760	149,760	6,480	360	4+4	C, D	C7, C8, I7

I/O 사양

5.2. Cyclone 10 LP (60 nm)

Cyclone IV E 시리즈의 리프레시 버전이다.

5.2.1. 제품 목록

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<-2> LAB ||<|2> M9K 메모리
(Kb) ||<|2> 18×18
곱셈기 ||<|2> PLL ||<-2> 세부 옵션 ||

<rowcolor=white> LE	레지스터	전압	속도
<colbgcolor=#003f6b><colcolor=white>10CL006	6,272	6,272	270	15	2	Y, Z	C6, C8, I7, I8, A7
10CL010	10,320	10,320	414	23	2	Y, Z	C6, C8, I7, I8, A7
10CL016	15,408	15,408	504	56	4	Y, Z	C6, C8, I7, I8, A7
10CL025	24,624	24,624	594	66	4	Y, Z	C6, C8, I7, I8, A7
10CL040	39,600	39,600	1,134	126	4	Y, Z	C6, C8, I7, I8, A7
10CL055	55,856	55,856	2,340	156	4	Y, Z	C6, C8, I7, I8, A7
10CL080	81,264	81,264	2,745	244	4	Y, Z	C6, C8, I7, I8, A7
10CL120	119,088	119,088	3,888	288	4	Y, Z	C8, I7, I8

I/O 사양

6. 28 nm 기반 V 시리즈

6.1. 아키텍처

LAB
M10K 메모리
DSP 블록

6.2. Cyclone V

구형 아키텍처 기반의 기존 Cyclone 시리즈와 달리 Arria V와 같은 아키텍처를 사용하며, ALM 구조가 도입되었다.

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<|2> LE ||<-3> LAB ||<|2> M10K 메모리
(Kb) ||<|2> DSP ||<|2> PLL ||<-2> 세부 옵션 || HPS ||

<rowcolor=white> ALM	레지스터	MLAB 메모리 (Kb)	기능	속도	코어 수
Cyclone V E FPGA 제품군
<colbgcolor=#003f6b><colcolor=white>5CEA2	25.0 K	9,430	37,720	196	1,760	25	4	-	-	-
5CEA4	49.0 K	18,480	73,920	303	3,080	66	4	-	-	-
5CEA5	77.0 K	29,080	116,320	424	4,460	150	6	-	-	-
5CEA7	149.5 K	56,480	225,920	836	6,860	156	7	-	-	-
5CEA9	301.0 K	113,560	454,240	1,717	12,200	342	8	-	-	-
Cyclone V GX FPGA 제품군
5CGXC3	36.0 K	13,460	53,840	182	1,350	57	4	-	-	-
5CGXC4	50.0 K	18,868	75,472	424	2,500	70	6	-	-	-
5CGXC5	77.0 K	29,080	116,320	424	4,460	150	6	-	-	-
5CGXC7	149.5 K	56,480	225,920	836	6,860	156	7	-	-	-
5CGXC9	301.0 K	113,560	454,240	1,717	12,200	342	8	-	-	-
Cyclone V GT FPGA 제품군
5CGTD5	77.0 K	29,080	116,320	424	4,460	150	6	-	-	-
5CGTD7	149.5 K	56,480	225,920	836	6,860	156	7	-	-	-
5CGTD9	301.0 K	113,560	454,240	1,717	12,200	342	8	-	-	-
Cyclone V SE SoC 제품군
5CSEA2	25.0 K	9,430	37,720	138	1,400	36	5	-	-	1/2
5CSEA4	42.0 K	15,880	63,520	231	2,700	84	5	-	-	1/2
5CSEA5	85.0 K	32,070	128,280	480	3,970	87	6	-	-	1/2
5CSEA6	110.0 K	41,910	167,640	621	5,570	112	6	-	-	1/2
Cyclone V SX SoC 제품군
5CSXC2	25.0 K	9,430	37,720	138	1,400	36	5	-	-	2
5CSXC4	42.0 K	15,880	63,520	231	2,700	84	5	-	-	2
5CSXC5	85.0 K	32,070	128,280	480	3,970	87	6	-	-	2
5CSXC6	110.0 K	41,910	167,640	621	5,570	112	6	-	-	2
Cyclone V ST SoC 제품군
5CSTD5	85.0 K	32,070	128,280	480	3,970	87	6	-	-	2
5CSTD6	110.0 K	41,910	167,640	621	5,570	112	6	-	-	2

I/O 사양

SE, SX, ST 모델의 경우 내장 프로세서(HPS)가 포함되어 있다. (Speed Grade 뒤에 알파벳 'S'가 붙는 경우 싱글코어, 그렇지 않은 경우 듀얼 코어)

ARM Cortex A9 MP1-2 @ ~925 MHz

32 KB L1 명령어 캐시
32 KB L1 데이터 캐시

512 KB 공유 L2 캐시

||<|2><table align=center><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모듈 ||<-4> 동작 주파수 ||

<rowcolor=white> -C6	-C7,-I7	-A7	-C8
<colbgcolor=#003f6b><colcolor=white>Cortex-A55 코어	925 MHz	800 MHz	700 MHz	600 MHz
인터커넥트	400 MHz	400 MHz	350 MHz	300 MHz
H2F user0	100 MHz	100 MHz	100 MHz	100 MHz
H2F user1	100 MHz	100 MHz	100 MHz	100 MHz
H2F user2	200 MHz	200 MHz	160 MHz	160 MHz

6.3. Arria V

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<|2> LE ||<-3> LAB ||<|2> M10K 메모리
(Kb) ||<|2> DSP ||<|2> PLL ||<-2> 세부 옵션 || HPS ||

<rowcolor=white> ALM	레지스터	MLAB 메모리 (Kb)	기능	속도	코어 수
Arria V GX FPGA 제품군
<colbgcolor=#003f6b><colcolor=white>5AGXA1	75 K	28,302	113,208	463	8,000	240	10	-	-	-
5AGXA3	156 K	58,900	235,600	961	10,510	396	10	-	-	-
5AGXA5	190 K	71,698	286,792	1,173	11,800	600	12	-	-	-
5AGXA7	242 K	91,680	366,720	1,448	13,660	800	12	-	-	-
5AGXB1	300 K	113,208	452,832	1,852	15,100	920	12	-	-	-
5AGXB3	362 K	136,880	547,520	2,098	17,260	1,045	12	-	-	-
5AGXB5	420 K	158,491	633,964	2,532	20,540	1,092	16	-	-	-
5AGXB7	504 K	190,240	760,960	2,906	24,140	1,156	16	-	-	-
Arria V GT FPGA 제품군
5AGTC3	156 K	58,900	235,600	961	10,510	396	10	-	-	-
5AGTC7	242 K	91,680	366,720	1,448	13,660	800	12	-	-	-
5AGTD3	362 K	136,880	547,520	2,098	17,260	1,045	12	-	-	-
5AGTD7	504 K	190,240	760,960	2,906	24,140	1,156	16	-	-	-
Arria V SX SoC 제품군
5ASXB3	350 K	132,075	528,300	2,014	17,290	809	14+3	-	-	2
5ASXB5	462 K	174,340	697,360	2,658	22,820	1,090	14+3	-	-	2
Arria V ST SoC 제품군
5ASTD3	350 K	132,075	528,300	2,014	17,290	809	14+3	-	-	2
5ASTD5	462 K	174,340	697,360	2,658	22,820	1,090	14+3	-	-	2

I/O 사양

SX, ST 모델의 경우 내장 프로세서(HPS)가 포함되어 있다.

ARM Cortex A9 MP2 @ ~925 MHz

32 KB L1 명령어 캐시
32 KB L1 데이터 캐시

512 KB 공유 L2 캐시

6.4. Arria V GZ

Stratix V 아키텍처 기반의 미드레인지 라인업이다.

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<|2> LE ||<-3> LAB ||<|2> M20K 메모리
(Kb) ||<|2> DSP ||<|2> PLL ||<-2> 세부 옵션 ||

<rowcolor=white> ALM	레지스터	MLAB 메모리 (Kb)	기능	속도
<colbgcolor=#003f6b><colcolor=white>5AGZE1	220 K	83,020	332,080	2,594	11,700	800	20	-	-
5AGZE3	360 K	135,840	543,360	4,245	19,140	1,044	20	-	-
5AGZE5	400 K	150,960	603,840	4,718	28,800	1,092	24	-	-
5AGZE7	450 K	169,800	679,200	5,306	34,000	1,139	24	-	-

I/O 사양

7. 20 nm 기반 10 시리즈

7.1. 아키텍처

M10K → M20K로 변경되었다.

7.2. Cyclone 10 GX

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<|2> LE ||<-3> LAB ||<|2> M10K 메모리
(Kb) ||<|2> DSP ||<|2> PLL ||<-2> 세부 옵션 ||

<rowcolor=white> ALM	레지스터	MLAB 메모리 (Kb)	기능	속도
<colbgcolor=#003f6b><colcolor=white>10CX085	85 K	31,000	124,000	653	5,820	84	2+4	-	-
10CX105	104 K	38,000	152,000	799	7,640	125	4+6	-	-
10CX150	150 K	54,770	219,080	1,152	9,500	156	4+6	-	-
10CX220	220 K	80,330	321,320	1,690	11,740	192	4+6	-	-

I/O 사양

7.3. Arria 10

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<|2> LE ||<-3> LAB ||<|2> M20K 메모리
(Kb) ||<|2> DSP ||<|2> PLL ||<-2> 세부 옵션 || HPS ||

<rowcolor=white> ALM	레지스터	MLAB 메모리 (Kb)	기능	속도	코어 수
Arria 10 GX FPGA 제품군
<colbgcolor=#003f6b><colcolor=white>GX 160	160 K	61,510	246,040	1,050	8,800	156	4+6	-	-	-
GX 220	220 K	80,330	321,320	1,690	11,740	192	4+6	-	-	-
GX 270	270 K	101,620	406,480	2,452	15,000	830	8+8	-	-	-
GX 320	320 K	119,900	479,600	2,727	17,280	985	8+8	-	-	-
GX 480	480 K	183,590	734,360	4,164	28,620	1,368	12+12	-	-	-
GX 570	570 K	217,080	868,320	5,096	36,000	1,523	16+16	-	-	-
GX 660	660 K	251,680	1,006,720	5,788	42,620	1,687	16+16	-	-	-
GX 900	900 K	339,620	1,358,480	9,386	48,460	1,518	32+16	-	-	-
GX 1150	1,150 K	427,200	1,708,800	12,984	54,260	1,518	32+16	-	-	-
Arria 10 GT FPGA 제품군
GT 900	900 K	339,620	1,358,480	9,386	48,460	1,518	24+16	-	-	-
GT 1150	1,150 K	427,200	1,708,800	12,984	54,260	1,518	24+16	-	-	-
Arria 10 SX SoC 제품군
SX 160	160 K	61,510	246,040	1,050	8,800	156	4+6	-	-	2

I/O 사양

SX 모델의 경우 내장 프로세서(HPS)가 포함되어 있다.

ARM Cortex A9 MP2 @ ~1.2 GHz (overdrive 시 ~1.5 GHz)

32 KB L1 명령어 캐시
32 KB L1 데이터 캐시

512 KB 공유 L2 캐시

8. 14 nm 기반 Stratix 10 시리즈

MX, NX 라인업은 단종되었다.

8.1. 아키텍처

HyperFlex 레지스터가 도입되었다.

8.2. Stratix 10 GX

로직 사양

I/O 사양

8.3. Stratix 10 SX

로직 사양

I/O 사양

8.4. Stratix 10 TX

로직 사양

I/O 사양

8.5. Stratix 10 DX

로직 사양

I/O 사양

8.6. Stratix 10 AX

로직 사양

I/O 사양

===# Stratix 10 MX #===

로직 사양

I/O 사양

===# Stratix 10 NX #===

로직 사양

I/O 사양

9. 10 nm SuperFin/Intel 7 기반 Agilex

FPGA의 파트명은 다음과 같은 요소로 구성되어 있다.

Agilex 3/5 시리즈

Agilex 7/9 시리즈

||<table align=center><tablebordercolor=#0071c5><-2> 사양 ||<rowbgcolor=#0071c5><rowcolor=white> Agilex 3 || Agilex 5 || Agilex 7 || Agilex 9 ||

<colbgcolor=#003f6b><colcolor=white> LE		25K-135K	50K-1,616K	573K-4,047K	1,437K-2,753K
LAB	<colbgcolor=#003f6b><colcolor=white>ALM	8.5K-45.8K	17K-548K	194K-1,372K	487K-933K
	FF	34K-183K	68K-2,192K	777K-5,488K	1,948K-3,732K
	MLAB	0.27Mb-1.4Mb	0.52Mb-16.7Mb	6-42Mb	15-28Mb
메모리	M20K	1.27-6.9Mb	2.5-156Mb	56-389Mb	139-259Mb
메모리	eSRAM	-	-	0-54Mb	0-36Mb
DSP	블록 수	34-184	65-4,968	1,640-12,792	4,510-8,528
DSP	성능(INT8)	~3.6 TOPS	~152.6 TOPS

9.1. 아키텍처

타이밍이 크게 개선된 2세대 HyperFlex가 도입되었다.

9.2. Agilex 3

9.2.1. B-시리즈 (출시 예정)

9.2.2. C-시리즈 (Intel 7)

세부 구매 옵션은 Altera 홈페이지를 참조

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<|2> LE ||<-3> LAB ||<|2> M20K 메모리
(Mb) ||<|2> DSP ||<|2> PLL ||<-2> 세부 옵션 ||

<rowcolor=white> ALM	레지스터	MLAB 메모리 (Mb)	기능	속도
<colbgcolor=#003f6b><colcolor=white>A3C 025	25,075	8,500	34,000	0.27	1.27	34	7+0	Y, Z	6S, 7S
A3C 050	47,200	16,000	64,000	0.49	2.40	65	7+0	Y, Z	6S, 7S
A3C 065	65,490	22,200	88,800	0.64	3.30	88	7+0	Y, Z	6S, 7S
A3C 100	100,300	34,000	136,000	1.22	5.12	138	11+1	W, Y, Z	6S, 7S
A3C 135	135,110	45,800	183,200	1.40	6.89	184	11+1	W, Y, Z	6S, 7S

I/O 사양

U, W 옵션 모델의 경우 내장 프로세서(HPS)가 포함되어 있다.

ARM Cortex A55 MP2 @ ~800 MHz

32 KB L1 명령어 캐시
32 KB L1 데이터 캐시
128 KB L2 캐시

1 MB 공유 L3 캐시

||<|2><table align=center><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모듈 ||<-2> 동작 주파수 ||

<rowcolor=white> -6	-7
<colbgcolor=#003f6b><colcolor=white>Cortex-A55 코어	800 MHz	800 MHz
DSU	533 MHz	533 MHz
L3 캐시	400 MHz	400 MHz

9.3. Agilex 5

9.3.1. D-시리즈 (Intel 7)

세부 구매 옵션은 Altera 홈페이지를 참조. 초기에는 하위 모델인 A5D 010-031이 있었으나, 현재는 라인업에서 제외되고 상위 모델인 A5D 110-160이 추가되었다.

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<|2> LE ||<-3> LAB ||<|2> M20K 메모리
(Mb) ||<|2> DSP ||<|2> PLL ||<-2> 세부 옵션 ||

<rowcolor=white> ALM	레지스터	MLAB 메모리 (Mb)	기능	속도
010-031 (단종)
<colbgcolor=#003f6b><colcolor=white>A5D 010	103,250	35,000	140,000	1.09	10.43	276	8+11	C, D	1V, 2V, 3V
A5D 025	254,054	86,120	344,480	2.09	25.02	736	8+11	C, D	1V, 2V, 3V
A5D 031	318,600	108,000	432,000	3.30	31.29	920	8+11	C, D	1V, 2V, 3V
051-064
A5D 051	515,070	35,000	698,400	5.15	50.06	1,472	8+15	D, I	1V, 2V, 3V
A5D 064	644,280	218,400	873,600	6.67	62.58	1,840	8+15	D, I	1V, 2V, 3V
110-160 (출시 예정)
A5D 110	1,073,800	364,000	1,456,000	11.11	104.30	3,312	12+13	D, I	1V, 2V, 3V
A5D 130	1,293,280	438,400	1,753,600	13.38	125.16	3,864	16+23	D, I	1V, 2V, 3V
A5D 160	1,616,600	548,000	2,192,000	16.72	156.45	4,968	16+23	D, I	1V, 2V, 3V

I/O 사양

D 옵션 모델의 경우 내장 프로세서(HPS)가 포함되어 있다.

ARM Cortex A76 MP2 @ ~1.8 GHz

64 KB L1 명령어 캐시
64 KB L1 데이터 캐시
256 KB L2 캐시

ARM Cortex A55 MP2 @ ~1.5 GHz

32 KB L1 명령어 캐시
32 KB L1 데이터 캐시
128 KB L2 캐시

2 MB 공유 L3 캐시

9.3.2. E-시리즈 (Intel 7)

세부 구매 옵션은 Altera 홈페이지를 참조

로직 사양

||<|2><table align=left><tablebordercolor=#0071c5><rowbgcolor=#0071c5><rowcolor=white> 모델명 ||<|2> LE ||<-3> LAB ||<|2> M20K 메모리
(Mb) ||<|2> DSP ||<|2> PLL ||<-2> 세부 옵션 ||

<rowcolor=white> ALM	레지스터	MLAB 메모리 (Mb)	기능	속도
Group B (17 Gbps 트랜시버 탑재) 제품군
<colbgcolor=#003f6b><colcolor=white>A5E 005B	50,445	17,100	68,400	0.52	2.54	65	2+5	A, G	4S, 5S, 6S, 6X
A5E 007B	69,030	23,400	93,600	0.71	3.50	94	2+5	A, G	4S, 5S, 6S, 6X
A5E 008B	85,196	28,880	115,520	1.09	4.47	116	4+8	A, B, C, D, E	4S, 5S, 6S, 6X
A5E 013B	138,060	46,800	187,200	1.43	6.99	188	4+8	A, B, C, D, E	4S, 5S, 6S, 6X
A5E 028B	282,256	95,680	382,720	2.92	13.98	376	4+10	A, B, C, D, E	4S, 5S, 6S, 6X
A5E 043B	434,240	147,200	588,800	4.10	20.51	564	8+13	C, D	4S, 5S, 6S, 6X
A5E 052B	523,920	177,600	710,400	5.15	25.16	676	8+13	C, D	4S, 5S, 6S, 6X
A5E 065B	656,080	222,400	889,600	6.79	31.46	846	8+13	C, D	4S, 5S, 6S, 6X
Group A (28 Gbps 트랜시버 탑재) 제품군
A5E 013A	138,060	46,800	187,200	1.43	6.99	188	4+8	C, D	1V, 2V, 3V, 2E
A5E 028A	282,256	95,680	382,720	2.92	13.98	376	4+10	C, D	1V, 2V, 3V, 2E
A5E 043A	434,240	147,200	588,800	4.10	20.51	564	8+13	C, D	1V, 2V, 3V, 2E
A5E 052A	523,920	177,600	710,400	5.15	25.16	676	8+13	C, D	1V, 2V, 3V, 2E
A5E 065A	656,080	222,400	889,600	6.79	31.46	846	8+13	C, D	1V, 2V, 3V, 2E

I/O 사양

B, D, E 옵션 모델의 경우 내장 프로세서(HPS)가 포함되어 있다.

ARM Cortex A76 MP2 @ ~1.8 GHz

64 KB L1 명령어 캐시
64 KB L1 데이터 캐시
256 KB L2 캐시

ARM Cortex A55 MP2 @ ~1.5 GHz

32 KB L1 명령어 캐시
32 KB L1 데이터 캐시
128 KB L2 캐시

2 MB 공유 L3 캐시

9.4. Agilex 7

9.4.1. F-시리즈 (Intel 10 nm SuperFin)

I/O 사양

9.4.2. I-시리즈 (Intel 10 nm SuperFin)

I/O 사양

9.4.3. M-시리즈 (Intel 7)

I/O 사양

9.5. Agilex 9

9.5.1. Direct RF-시리즈 (Intel 10 nm SuperFin)

I/O 사양