, 패션브랜드에 대한 내용은 MCM(브랜드) 문서
참고하십시오.MCM 프로세서의 히트 스프레더를 탈착한 모습.[1]
1. 개요
Multi Chip Module, MCM반도체 패키징 방식의 한 종류이자, 좁은 의미로 멀티코어 프로세서를 만드는 방법 중 하나로서 각각의 다이들을 하나의 기판에 같이 패키징하는 방식이다.
MCM 패키징과 반대되는 개념이 네이티브 패키징, 혹은 모놀리식 구성이며, 다이 하나 안에 여러 코어를 넣어 다이 총 면적을 줄일 수 있고 코어 간 직접통신을 하기 수월하게 만들어[2] 성능을 끌어내는데 좋은 강점을 가지고 있으나, 설계가 복잡해지고 개발 시간과 비용도 늘어나며, 다이 사이즈가 늘어나는 만큼 단가가 올라가고 생산 수율이 떨어진다.
2. 구조
고전적인 패키징과 인터포저를 이용한 방식으로 나뉜다.고전적인 방식의 경우 일단 하나의 PCB 패키지 위에 각각 독립된 다이를 얹고 패키징을 하는 방식으로 두 다이는 일단 서로 직접적인 통신을 불가능 하다. 기술적으로 간단하고 비용도 저렴하나, 다이와 다이끼리 서로 통신하려면 CPU 외부의 버스로 데이터를 끄집어 낸 뒤 MCH 같은 외부 컨트롤러에서 이걸 처리 한 다음 이걸 다시 상대 다이에 집어넣어 통신하는 꽤 비효율적인 방식이라 병목 현상으로 성능 저하가 큰게 단점이었다. 한동안 업계에서 퇴출되었던 방식.
이러한 성능 저하를 최소화 하기 위해 요즘은 인터포저라고 해서 각 다이끼리 직접 통신 버스를 붙여주는데 병목 현상문제는 크게 해결되지만 문제는 이게 대역폭이나 코어 다이가 늘어날때 마다 그만큼 붙여야 하는 인터포저의 양도 늘어나서 설계의 단순함과 단가 절감요인은 사라지게 된다. 그래도 공정미세화로 인해 한 다이안에 많은 코어들을 수용하기 힘들어지자 일단 다이 하나에 수용할 수 있을만큼의 코어만 넣고 그 다이들을 인터포저나 칩렛으로 묶어 버려 다중코어 프로세서를 구현하는 것이 네이티브로 설계 하는 것 보단 싸고 간단해서 요즘 다중코어 반도체 시장의 트렌드로 떠오르고 있다.
3. 상세
위에서 설명한 네이티브 패키징이 상용화 되면서 x86 시장에서도 잘 안쓰이던 방식이나, 일부 랩탑용 CPU 및 서버용 CPU는 종종 MCM으로 설계되며, 라이젠의 등장으로 일반 소비자용 시장에서도 쉽게 볼 수 있게 되었다. GPU에서도 비교적 쉽게 찾아볼 수 있다. Multi Chip Module 이란 이름에서 볼 수 있듯 원래 MCM이란 개념은 CPU 코어에만 한정된 게 아니며, 그냥 물리적으로 독립된 반도체끼리 한 패키지로 구성한 것을 의미하기 때문이다. 예를 들어 인텔의 클락데일의 경우, CPU 다이와 메모리 컨트롤러 & GPU 다이 2개가 한 PCB 안에 들어간 MCM 방식이며, 인텔의 랩탑용 U 프로세서 역시 PCH 칩셋과 CPU가 동시에 한 PCB에 구현된 MCM의 형태이다.공정 미세화가 진행되면서 반도체 수율을 확보하는데 어려움을 겪게 되어 무어의 법칙이 깨지기 시작하자, 많은 반도체 회사들이 단일(Monolithic) 프로세서가 아닌 MCM 구조의 프로세서에 더욱 주목하는 것으로 보인다. AMD의 CEO 리사 수는 한 인터뷰에서 CPU에 MCM 구조를 도입하는 것에 대해서 "공정 기술이 복잡해짐에 따라 분할하는 것(MCM)은 좋은 생각이다."라고 발언한 바 있으며 실제로 3세대 이후의 거의 모든 라이젠 시리즈 CPU에 MCM 구조를 도입했다.[3] 인텔은 EMIB(Embedded Multi-die Interconnect Bridge)[4]을 연구하며[5] MCM 구조를 자사 프로세서에 도입하는 것을 준비하고 있다. 또한 인텔은 2017년 3월 28일에 있었던 Technology and Manufacturing Day에서 MCM 구조의 CPU에 대한 프레젠테이션을 했다. NVIDIA는 2017년 6월 26일 자사 홈페이지에 MCM 구조의 GPU에 대한 연구 자료를 올린 바 있다.
이외에도 인텔은 포베로스(Foveros) 라는 차세대 패키징 기술을 적용한 CPU를 출시하여서 단순 CPU뿐만이 아니라 I/O,GPU,메모리,그외 기타 로직등을 싹다 다이 안에 통합할 수 있는 구조를[6] 적용한 CPU를 계획하고 있으며 14세대 코어 CPU부터는 포베로스 패키징을 공격적으로 적용해서 다양한 공정에서 제작된 실리콘을 통합한 CPU를 생산해서 CPU계의 왕좌를 탈환할 계획에 있다.
요즘은 칩렛이라고 하여 다이들을 인터커넥팅 컨트롤러로 묶어버리는 방식이 대세로 떠오르고 있다. 간단하게 설명하자면 인터포저를 사용해서 다이끼리 서로 직접 통신한다는 개념을 넘어서 이걸 하나의 고속 통신 컨트롤러 칩셋으로 서로 묶어버려 마치 하나의 네이티브 칩 마냥 동작하게 구성한다는 개념이다.
인텔, AMD, ARM, MS, 구글, 삼성, TSMC등 굴지의 반도체 기업들이 참가해 UCIe™(Universal Chiplet Interconnect Express™)라는 개방형 칩렛 인터커넥터의 사양을 지정하는 등, 최근 미세공정의 한계로 더 이상 SoC의 직접도 향상에 물리/비용적 한계가 커져 각광받는 기술이다.
4. 이 방식이 적용된 제품들
- 인텔 펜티엄 D, 코어 2 쿼드, 인텔 코어 i 시리즈/1세대의 클락데일 및 랩탑용 프로세서[7]: EMIB이 적용되지 않은 구세대 제품이다.[8]
- Stratix 10 FPGA, 사파이어 래피드: 인텔의 EMIB 기술을 이용해 HBM2와 프로세서를 연결했으며, 기존의 MCM 구조가 가지고 있던 인터포저의 높은 가격, 다이 간의 대역폭 부족 문제 등을 해결하였다. 향후 메테오레이크 이후의 제품군에 본격적으로 적용될 예정이다.[9]
- AMD 옵테론 일부 모델, AMD RYZEN Threadripper, AMD RYZEN 3세대, AMD EPYC 시리즈.[10]
- IBM POWER 일부 모델.
- 엔비디아의 GP100, AMD의 Fiji와 Vega GPU, CDNA2 기반의 Radeon Instinct MI100
- Apple의 M1 Ultra, M2 Ultra
- 닌텐도의 Wii U: IBM에서 생산한 PowerPC 에스프레소 CPU와 AMD가 설계한 라떼 GPU, 르네사스가 설계한 EEPROM을 하나의 기판에 패키징했다.
[1] 사진속 프로세서는 AMD RYZEN Threadripper 1950X. 4개의 다이중 2개의 다이만이 실질적으로 작동하며, 나머지 2개는 불량 다이를 활용한 지지대이다.[2] 네이티브 패키징 반도체 제품 중에서 코어끼리 직접 통신하게 만들지 않는 경우도 있다. 대표적으로 펜티엄D 시절의 스미스필드.[3] AMD의 NAVI GPU에 도입될 Scalability가 MCM을 의미한다는 말이 있다.[4] '이밉'이라고 읽는다.[5] 최소 2015년, 혹은 그 이전부터 연구한 것으로 보이며 원래는 FPGA등에 여러 종류의 칩을 통합해서 SiP형태로 통합하기 위해 연구하던 기술이었으며 최초 적용 또한 자사의 STRATIX FPGA다. 관련 정보[6] 이 CPU,GPU,메모리,I/O등을 싹다 다이 안에 통합하는 수준의 포베로스 패키징을 적용한 첫 제품이 레이크필드다.[7] 11세대 까지의 U 프로세서, 12세대의 모든 CPU[8] 구세대 제품 중 유일하게 EMIB을 쓰는 CPU가 있긴 한데 바로 카비레이크-G이다. 이 경우에는 AMD의 Vega GPU와 HBM2 메모리가 연결된 구조인데 제품 자체가 실험적 성격이 강해서 1세대만 나오고 단종되었다.[9] 다만 코어 수를 늘리기 위함이 아니라 자사 CPU 라인업에 TSMC 등의 회사에 외주를 준 언코어 부분을 통합하기 위해 사용될 예정이다. EMIB 등으로 코어수를 늘린 인텔 제품은 현재까지 전부 기업용 제품군이다.[10] 그나마 이 둘은 인피니티 패브릭을 통해 MCM 구조의 단점을 꽤 완화했다. 일단 코어 간 통신이 CPU 외부를 통해 이뤄지던 고전적인 방식과는 달리, 다이는 다르지만 어쨌든 CPU 내부에서 통신이 이뤄지는 방식이기 때문이다.