1. Fab
[[반도체|반도체 제조 공정
Semiconductor Fabrication
]]- [ 펼치기 · 접기 ]
- ||<-2><tablewidth=100%><tablecolor=#000,#ddd><bgcolor=#0ff>반도체 8대 공정 (Process Integration)
Front-End
(웨이퍼/제조 · 산화 공정 · 포토 리소그래피 · 식각 공정 · 증착 공정 · 금속 배선 공정)
(+ 이온 주입)Back-End
(EDS · 패키징(=백엔드 자체))구조 <rowcolor=#000>반도체 제품 반도체 소자 CPU · GPU(그래픽 카드) · ROM · RAM · SSD · HDD · MPU · eMMC · USB · UFS · 와이파이 트랜지스터(BJT · FET · JFET · MOSFET · T-FT, FinFET, GAA) · 전력 반도체 소자(사이리스터 · GTO · 레지스터(IGBT) ) · 다이오드 · CMOS · 저항기 · 연산 증폭기 · 펠티어 소자 · 벅컨버터 용어 웨이퍼 · 팹 · SoC · Technology Node · PPA · PCB · FPGA · Photo Resist · Alignment · LOCOS · STI · Fume · 산화막 · 질화물 · Annealing <rowcolor=#000>현상 법칙 정전기 방전 무어의 법칙 · 4 GHz의 벽 · 폴락의 법칙 기업 분류
기업 목록은 각 문서에 서술반도체 제조사(종합반도체사 · 팹리스 · 파운드리 · 세미캡)
집적회로를 만드는 공장으로 fabrication의 줄임말이다. 외부로부터 철저히 보호돼야 한다. 공정이 미세화되다 보니 필연적으로 무균 시설이다. 규소를 판 형태로 썰어, 잘 연마한 뒤 바이러스만한 크기의 회로[1]를 심어 테스트 및 출고한다.
회사보다는 개별 시설을 의미한다. 반도체 회사에서 공장을 운영하기도 하지만[2], 때로 제조는 다른 회사에 맡기고 칩만 설계하기도 한다.[3] 현재는 ASML에서 분광기를 독점하는 형태라 반도체 공정을 늘리려면 개별 시설을 늘릴 수 없어서 회사 전체를 매입한다는 뜻으로도 사용되곤 한다.
대부분의 반도체 회사들은 근래에 이 팹을 소유하지 않고 설계만 하며, 생산은 파운드리에 위탁한다. 이러한 방식을 팹리스(Fabless)라고 한다.
아래의 표는 대략적인 공정의 도입 시기와 공정이 가지는 배선 간격, 게이트 간격과 핀펫 공정의 핀의 높이가 정리되어 있다. 물론 이는 각 회사마다 모두 다르며, 회사마다 다른 공정간의 상세한 비교는 파운드리간 기술력 비교 문서에 정리되어 있다.
- 공정
| 공정 이름[4] | 노드 형태 | 출시 연도 | 트랜지스터 | 인터커넥트 피치 | 트랜지스터 핀 | |||
| 밀도 | 게이트 피치 | 피치 | 폭 | 높이 | ||||
| 10㎛ | 정의 | 1970 | ||||||
| 6㎛ | 정의 | 1974 | ||||||
| 3㎛ | 정의 | 1977 | ||||||
| 1.5㎛ | 정의 | 1982 | ||||||
| 1㎛ | 정의 | 1985 | ||||||
| 800㎚ | 정의 | 1989 | ||||||
| 600㎚ | 정의 | 1994 | ||||||
| 350㎚ | 정의 | 1995 | ||||||
| 250㎚ | 정의 | 1997 | ||||||
| 220㎚ | 하프 | 1999 | ||||||
| 180㎚ | 정의 | 1999 | ||||||
| 150㎚ | 하프 | 2001 | ||||||
| 130㎚ | 정의 | 2001 | ||||||
| 110㎚ | 하프 | 2004 | ||||||
| 90㎚ | 정의 | 2004 | ||||||
| 80㎚ | 하프 | 2006 | ||||||
| 65㎚ | 정의 | 2006 | ||||||
| 55㎚ | 하프 | 2007 | ||||||
| 45㎚ | 정의 | 2007 | ||||||
| 40㎚ | 하프 | 2008 | ||||||
| 32㎚ | 정의 | 2010 | ||||||
| 28㎚ | 하프 | 2012 | ||||||
| 22㎚ | 정의 | 2012 | ||||||
| 20㎚ | 하프 | 2014 | ||||||
| 14㎚ | 정의 | 2014 | ? | 70㎚ | 56㎚ | 42㎚ | 8㎚ | 42㎚ |
| 10㎚ | 정의 | 2017 | ? | 48㎚ | 36㎚ | 36㎚ | ? | 42㎚ |
| 8㎚ | 하프 | 2019 | ||||||
| 7㎚ | 정의 | 2018 | ? | 48㎚ | 28㎚ | ? | ? | ? |
| 5㎚ | 정의 | 2020 | ? | 42㎚ | 24㎚ | ? | ? | ? |
| 3㎚ | 정의 | 2022 | ||||||
- 목록[5]
| 회사 | 위치 | 이름 | 생산 시작 | 생산량 | 생산 제품 | 비고 |
| SK하이닉스 | 이천 | M10 | 2005 | 22만 | D램/CIS | M10+M14=15만(D램), 2만(CIS) |
| M14 | 2015 | D램/낸드 | M10+M14=15만(D램), 5만(낸드) | |||
| M16 | 2021 | 6만 | D램 | EUV | ||
| 우시 | C2 | 2006 | 19만 | D램 | C2+C2F=19만(D램) | |
| C2F | 2019 | D램 | C2+C2F=19만(D램) | |||
| 10만 | 파운드리 | 200 mm, 자회사 SK하이닉스시스템IC | ||||
| 청주 | M8 | 파운드리/CIS | 200 mm, 자회사 SK하이닉스시스템IC | |||
| M11/M12 | 2008/2012 | 9만 | 낸드 | |||
| M15 | 2018 | 6만 | 낸드 | |||
| 10만 | 파운드리 | 200 mm, 자회사 키파운드리 | ||||
| 다롄 | 10만 | 낸드 | 자회사 솔리다임, 인텔에서 인수 | |||
| 삼성전자 | 기흥 | 6라인 | 30만 | 파운드리 | 200 mm, 구 6라인+7라인+8라인 | |
| S1 | 15만 | 파운드리 | 구 9라인+14라인 | |||
| 오스틴 | S2 | 2011[6] | 10만 | 파운드리 | ||
| 화성 | 12라인 | 낸드 | ||||
| 13라인 | D램 | |||||
| 15라인 | D램 | |||||
| 16라인 | 2011[7] | D램 | ||||
| 17라인 | 2015[8] | 17만 | D램 | EUV(V1) | ||
| S3 | 파운드리 | EUV(V1) | ||||
| S4 | CIS | 구 11라인 | ||||
| 시안 | 1공장 | 2014[9] | 21만 | 낸드 | ||
| 2공장 | 낸드 | |||||
| 평택 | P1 | 2017[10] | 29만 | D램/낸드 | 10만(D램), 19만(낸드) | |
| P2 | 2020[11] | D램/낸드/파운드리 | EUV(V2) |
1.1. K-POP 플랫폼
#!if (문단 == null) == (앵커 == null)
를#!if 문단 != null & 앵커 == null
의 [[Fab#s-|]]번 문단을#!if 문단 == null & 앵커 != null
의 [[Fab#|]] 부분을2. Pap
죽을 뜻하는 영어.[1] 흔히 n nm 공정이라 부르는 건 FET의 채널 길이가 n nm임을 뜻한다. TSMC의 경우 가장 작은 건 3nm 공정을 쓰는데, 이 정도 크기의 FET가 모여서 회로 하나를 구성하면 수백 nm 정도인 바이러스와 크기가 엇비슷할 것이다.[2] 인텔과 삼성전자가 대표적이다.[3] Apple, 퀄컴, NVIDIA 등.[4] 여기 나오는 수치는 회로선폭, 또는 mosfet 채널 길이를 의미한다.[5] SK하이닉스 반도체 팹, 어디까지 가봤니?와 삼성전자 반도체 팹, 어디까지 가봤니?를 참고하였다. 생산량은 월간 웨이퍼 장수로 나타내는 것이 관례이며, 특별한 언급이 없으면 300 mm 웨이퍼 기준이다.[6] 삼성전자, 미국 오스틴 시스템LSI 라인 풀 가동 시작[7] 삼성전자, 세계 최대 규모 메모리 16라인 가동[8] 삼성전자 화성 반도체사업장 17라인 본격 가동[9] 삼성전자, 중국 시안(西安) 반도체 공장 본격 가동[10] 삼성전자, 세계 최대 규모 평택 반도체 라인 가동[11] 삼성전자, 세계 최대규모 평택 2라인 가동