프론트엔드(반도체)

반도체 웨이퍼의 생산부터 설계 완료까지의 전공정(前工程)을 의미하는 용어. 이 작업이 선행되어야 백엔드 작업이 진행될 수 있다. 전체 단계를 FEOL (Front-End Of Line)이라고도 부른다.

프론트엔드 공정은 다시 Front-end of Line(FEOL) 공정과 Back-end of Line(BEOL) 로 나누어진다. 이 단계가 설계 기간의 대부분을 차지하기 때문에 대체로 '반도체 공정'이라고 하면 프론트엔드 공정을 의미하게 된다.

국내 산업구조상 미세공정을 이용하는 chip maker가 대다수이므로 반도체 소자(semiconductor chip)을 만드는 chip design 과정이라고 이해하는 경우가 많다.

2. 현황

대한민국은 반도체 자원의 매장량이 절망적인 만큼 수입, 수출에 의존하는 국가다. 자체적으로 반도체를 생산할 능력은 없다고 봐도 좋다. 때문에 자원 의존성이 낮은 설계 부분에 치중된 반도체 산업 구조를 띠고 있다. 즉, 국내에서의 반도체 프론트엔드 분야는 설계 분야만을 지칭하는 것과 다를 바 없다.

특히나 이미 시작 때부터 레드오션이 된 시스템 반도체 시장을 거의 포기한 만큼 logic 설계 부분의 경쟁력이 부족한 편이다. 최근에서야 충분한 수요가 생기면서 이쪽 분야를 살리겠다는 삼성 등의 발표가 이어지고 있다.

앞선 이유로 인해 국내 산업 전반에 걸쳐 layout 엔지니어, 장비 엔지니어, 공정 엔지니어가 많이 분포하고 있다. 때문에 대학의 반도체 학과에서도 8대 공정을 위주로 가르쳐, 관련 분야 취업을 유도하는 상황이다. 다만, 이쪽 분야는 대졸 신입이 아니라도 업무가 가능한 경우가 많아 고졸자들의 유입도 많다.

3. 직업

현황에서 설명하듯 국내 산업이 설계 분야에 치중된 탓에 다양한 직업이 분포하고 있다. 산업의 수요/공급이 높고, 글로벌 트렌드에도 맞다보니 업계 평균 연봉 또한 상위권에 위치하고 있다.

그러나 업무 난이도가 높은 탓에 도태되는 경우가 많아 평균 근속 년수를 대기업은 10년, 그 외는 5년 정도로 잡는다.# 또한 납기 마감에 유독 민감한 직종이기 때문에 잦은 야근과 휴가 반납이 존재하는 점도 많이 언급된다.

4. 공정상 구분

주로 FEOL 과 BEOL 로 구분된다. 다만 만드는 부분에 따라 구분하는 것으로, 실제로 수행되는 공정 자체는 FEOL 이나 BEOL 이나 비슷하다. Photo Lithography, Etching, Deposition, Metallization, Cleaning, Chemical Mechanical Polishing 등.

4.1. Front-end of Line (FEOL)

반도체 칩의 실제 기능을 담당하는 소자(Device)를 형성하는 공정이다. 주로 트랜지스터로 이루어진다. 다음과 같은 부분이 해당된다.

Isolation (STI 또는 LOCOS)
Well 형성
(Transistor 의) Gate 및 Source/Drain
기타 Device 에 해당하는 모든 부분

FEOL 공정이 끝나면 소자는 이미 다 형성된 상태가 된다. 그러나 소자끼리, 또는 소자와 패키징 사이가 연결되어 있지 않은 상태이다.

4.2. Back-end of Line (BEOL)

FEOL 에서 만들어진 소자들은 모두 Isolation 되어 있는 상태이다. 이것을 서로 연결하여 신호를 주고받을 수 있게 하는 공정이다. 주로 다음과 같은 부분이 존재한다.

소자와 금속 배선 사이의 Contact 형성
소자와 소자, 소자와 패키징을 연결하는 금속 배선 형성
금속 배선 사이의 절연막 형성

FEOL 공정과 비교하면 큼직큼직하다. 단면도를 보면 소자가 차지하는 부분은 밑바닥에 조금만 있고, 대부분의 부피를 금속 배선이 차지할 정도이다. 그래서 옛날에는 (비교적)쉬운 공정 취급을 받았으나 이제는 작은 크기의 Contact 에서 저항을 최소화하여야 하고, 전체적으로 크기가 작아지면서 금속 배선 자체의 저항도 무시할 수 없어졌으며, 작동중 전류 영향으로 끊어지기도 하고, 배선간 거리가 줄어들어 간섭을 최소화해야 하는 등 난이도가 많이 상승했다.

5. 설계상 구분

5.1. Logic 설계

웨이퍼에 인쇄할 전자회로(ASIC)의 논리 동작을 설계하는 과정이다. 비선형 동작 외 선형 동작만을 고려하는 단계이다보니 디지털 설계로도 많이 부른다. 동작의 on/off만 고려하면 되기 때문.

반도체 설계사들 중 해당 부분만 설계하는 회사를 fabless라고 부른다. IP 설계 회사도 이러한 logic 설계물을 판매하는 회사를 말한다.

여담이지만 제품 기획이나 영업 부분과 자주 만나는 설계부서이기도 하다. 세계적 트렌드에 따라 수요가 있는 제품을 설계하여야 판매로 이어지는 만큼 관련 설계의 최선단에 있는 부서가 미팅에 나갈 수밖에 없기 때문이다.

크게 보면 아래 과정을 순서대로 거친다.

5.1.1. 알고리즘 설계

VHDL/Verilog 언어를 이용하여 algorithm 설계를 진행한다. Algorithm 단계이기 때문에 전압, 전류, 저항 등을 고려하지 않고 clocking time과 delay time에 맞춘 논리 동작의 정합성 여부만 따진다.

논리 검증에는 소프트웨어를 이용하여 시뮬레이션을 진행하는 경우가 많다. 과거에는 논문 등에 적용된 수식을 손수 해석하여 진행했다고 하며, 소프트웨어를 이용하는 지금까지도 아직까지 이 분야에서는 사람이 더 뛰어나기 때문에 석박사가 유독 많은 분야이기도 하다.

그러나 최근에는 대부분의 알고리즘이 시장에 나와있는 만큼 해당 설계 분야의 의의도 변화하고 있다. 이를 디지털 프론트엔드, 디지털 백엔드로 나누어 구분하기도 한다. 디지털 Front-end는 RTL 코드를 만드는 것보다는 이미 작성된 코드를 합성하고, Timing 및 Power 분석을 하고, 회로를 테스트하기 위한 부가적인 기능을 추가하는 DFT(Design For Test)에 관련된 업무를 한다. 디지털 Back-end는 합성된 회로를 배치 및 배선(Place & Route)부터 공정에서 사용되는 마스크(Mask)를 제작하기 전까지의 업무를 진행한다.잡코리아 Q&A

Back-end 단의 P&R에 따라서 Front-end에서 했던 Timing 및 Power 분석 결과가 달라지기 때문에 Iteration이 잦아, 사실상 단순 업무 구분 정도의 의미를 지닌다.

5.1.2. 회로 설계

앞서 제작된 algorithm을 회로 형태로 가공하는 과정이다. 이 단계부터는 전압, 전류, 저항, 전자기장, 누설전류 등을 고려한 설계 작업이 진행된다.

대략적인 배선의 기초틀 또한 해당 단계에서 구현되는데, 등가 형태로 구현되는 수준에 그친다. 2차원적 설계에 해당하므로 z축에 대한 부분을 고려하지 않는 것 또한 한계로 꼽힌다.

5.2. Layout 설계

실질적인 도면 설계 과정이다. CAD 프로그램을 이용한 반복 작업이 주가 되며 SoC를 하는 chip maker인 경우에는 wafer에 그려질 도면을, FPGA maker인 경우에는 PCB 기판 도면을 설계하는 과정이다.

반도체 설계사들 중 해당 부분만 설계하는 회사를 design house라고 부른다.

이 단계부터는 layer 구조를 이용하여 z축을 고려할 수 있다보니 3차원적 설계가 진행되며, 회로에서 등가로 표현된 부분을 구현 가능한 형태로 변경하는 작업 또한 진행된다. 덕분에 이 단계에 이르면 전력 소모량, 면적비 같은 가성비 측면도 고려하게 된다.

이 과정에서 구현이 불가능한 logic 설계 부분을 feedback 하는 경우도 있다.

6. 관련 문서

반도체: 기업 정보
EDA (Electronic Design Automation) : 사용 프로그램 관련
SoC
PCB (Printed Circuit Board)

6.1. 8대 공정 (Process Integration)

자세한 내용은 반도체 공정 문서 참고하십시오.