| {{{#!wiki style="margin: -5px -10px; padding: 10px 0px; background-image: linear-gradient(to right, #002, cyan);" '''[[반도체|반도체 제조 공정 Semiconductor Fabrication ]]'''{{{#white {{{#!folding [ 펼치기 · 접기 ] {{{#!wiki style="margin: -8px -1px -11px;" | <rowcolor=#000,#fff> 반도체 8대 공정 (Process Integration) | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| Front-End (웨이퍼/제조 · 산화 공정 · 포토 리소그래피 · 식각 공정 · 증착 공정 · 금속 배선 공정) (+ 이온 주입) | Back-End (EDS · 패키징(=백엔드 자체)) | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| <rowcolor=#000,#fff> 구조 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| <rowcolor=#000,#fff> 반도체 제품 | 반도체 소자 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| CPU · GPU(그래픽 카드) · ROM · RAM · SSD · HDD · MPU · eMMC · USB · UFS · 와이파이 | 트랜지스터(BJT · FET · JFET · MOSFET · T-FT, FinFET, GAA) · 전력 반도체 소자(사이리스터 · GTO · 레지스터(IGBT) ) · 다이오드 · CMOS · 저항기 · 연산 증폭기 · 펠티어 소자 · 벅컨버터 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| <rowcolor=#000,#fff> 용어 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 웨이퍼 · 팹 · SoC · Technology Node · PPA · PCB · FPGA · Photo Resist · Alignment · LOCOS · STI · Fume · 산화막 · 질화물 · Annealing | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| <rowcolor=#000,#fff> 현상 | 법칙 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 정전기 방전 · | 무어의 법칙 · 4 GHz의 벽 · 폴락의 법칙 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| <rowcolor=#000,#fff> 기업 분류 기업 목록은 각 문서에 서술 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 반도체 제조사(종합 반도체 회사 (IDM) · Fab-less · Foundry) | }}}}}}}}}}}} | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
1. 개요
Metallization / Metallisation반도체 8대 공정 중 하나로, 공정이 마무리 단계인 웨이퍼에 금속 배선을 연결하는 과정을 말한다.
2. 참고 영상
| 삼성전자 반도체 뉴스룸 유튜브 |
| ▲ 금속 배선(메탈) 공정 |
3. 금속 배선
금속 배선에 사용할 물질은 아래 조건을 만족해야 한다.- 기판과의 부착성 : 부착이 쉽고 강도가 높아서 Si 웨이퍼 위에 박막 (Thin Film)으로도 증착 가능해야 한다.
- 낮은 전기저항 : 최대한 낮은 Loss로 전류를 전달해야 한다.
- 열화학적 안정성 : 후속 공정에 대해 안정성을 보장해야 한다.
- 패턴화 용이성 : 식각/증착 등의 공정에 사용하기 어렵지 않아야 한다.
- 높은 신뢰성 : 강도나 수명면에서 안정적이어야 한다.
- 낮은 단가 : 대량 생산에 용이 해야한다.
보통 위 조건에 맞는 재료로는 구리(Cu)나 알루미늄(Al)이 가장 흔히 꼽힌다. 그외 티타늄(Ti), 텅스텐(W) 등이 있다.
이때 알루미늄은 실리콘 산화막과의 부착성이 좋고, 가공성도 뛰어나다는 장점이 있으나, 실리콘과 만나면 합금을 만들기 때문에 알루미늄과 실리콘 사이에 배리어 메탈 (Barrier Metal)을 넣어주어야 한다.
알루미늄 대신 텅스텐을 사용하게 되면 균일한 박막 형성이 가능하지만, 알루미늄과 같이 진공증착하기에는 적합하지 않아 화학증착 (CVD)을 진행해야 한다. CVD를 한다해도, 텅스텐은 기본적으로 비용이 비싸다는 문제가 있으며, CVD W의 경우 전구체인 WF6가 산화규소 (SiO2) 와 반응하므로, 배리어 메탈 (Barrier Metal) 이 필요하며, 질화티타늄(TiN) 을 많이 사용한다.
최근에는 미세공정으로 인해 CVD보다 더 진보된 원자층 증착법 (ALD, Atomic Layer Deposition) 을 많이 사용하며, 구리의 경우 도금(Electroplating) 이 많이 사용되고 있다.
4. 과정
일반적으로 Layout 구조상의 Layer 층에 따라 진행된다.- Wafer에 해당하는 Substrate 층과 Metal 1을 연결하는 Contact을 생성한다.
- Contact 부분을 제외한 영역에 부도체를 덮는다.
- Metal 1을 덮는다.
- Metal 1과 Metal 2를 잇는 VIA1 을 생성한다.
- VIA1을 제외한 영역에 부도체를 덮는다.
- Metal 2를 덮는다.
- 반복한다.
- Metal (X-1)과 TOP Metal (X)를 잇는 VIA(X-1)을 생성한다.
- VIA(X-1)을 제외한 영역에 부도체를 덮는다.
- Top Metal X를 덮는다. 일반적으로 다른 층보다 두껍게 덮는다.
- 외부 PAD와 연결하는 Layer 부분을 제외하고 Barrier Metal을 덮는다.